{"@context":"https://schema.org","@type":"NewsArticle","generatedAt":"2026-07-23T08:01:28.298Z","headline":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","description":"日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","url":"https://www.aioga.com/news/cmrsv0y8e00gtbi24h6ak31tg/","mainEntityOfPage":"https://www.aioga.com/news/cmrsv0y8e00gtbi24h6ak31tg/","datePublished":"2026-07-20T06:00:42.000Z","dateModified":"2026-07-20T06:00:42.000Z","inLanguage":"zh-CN","publisher":{"@type":"NewsMediaOrganization","name":"Aioga","url":"https://www.aioga.com"},"citation":["https://www.ithome.com/0/978/961.htm","https://aihot.virxact.com/items/cmrsv0y8e00gtbi24h6ak31tg"],"canonicalUrl":"https://www.aioga.com/news/cmrsv0y8e00gtbi24h6ak31tg/","directAnswer":{"@type":"Answer","text":"Aioga 编辑摘要：日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。 Aioga 将其归入「行业动态」方向，重点关注它对真实使用和行业竞争的影响。","url":"https://www.aioga.com/news/cmrsv0y8e00gtbi24h6ak31tg/","dateCreated":"2026-07-20T06:00:42.000Z","author":{"@type":"Organization","@id":"https://www.aioga.com/authors/aioga-editorial/#editorial-team","name":"Aioga Editorial Team","url":"https://www.aioga.com/authors/aioga-editorial/"}},"evidence":[{"@type":"CreativeWork","name":"IT之家 source article","url":"https://www.ithome.com/0/978/961.htm","datePublished":"2026-07-20T06:00:42.000Z","provider":{"@type":"Organization","name":"IT之家","url":"https://www.ithome.com/0/978/961.htm"}},{"@type":"CreativeWork","name":"AIHot archive record","url":"https://aihot.virxact.com/items/cmrsv0y8e00gtbi24h6ak31tg","datePublished":"2026-07-20T06:00:42.000Z","provider":{"@type":"Organization","name":"AIHot","url":"https://aihot.virxact.com/items/cmrsv0y8e00gtbi24h6ak31tg"}}],"aggregationSource":"IT之家（RSS）","originalPublisher":{"name":"IT之家","url":"https://www.ithome.com/0/978/961.htm"},"article":{"id":"cmrsv0y8e00gtbi24h6ak31tg","slug":"cmrsv0y8e00gtbi24h6ak31tg","url":"https://www.aioga.com/news/cmrsv0y8e00gtbi24h6ak31tg/","title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","title_en":"目标周转时间减半：Rapidus 与 Cadence 共推芯片设计 AI 辅助","summary":"日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","source":"IT之家（RSS）","sourceUrl":"https://www.ithome.com/0/978/961.htm","aiHotUrl":"https://aihot.virxact.com/items/cmrsv0y8e00gtbi24h6ak31tg","publishedAt":"2026-07-20T06:00:42.000Z","category":"行业动态","score":30,"selected":false,"articleBody":["IT之家：https://www.ithome.com/ 7 月 20 日消息，日本先进半导体制造商 Rapidus 与芯片 EDA & IP 巨头 Cadence 上周宣布在芯片设计 AI 辅助领域开展合作， 促进 AI 智能体在先进制程 SoC 设计的应用 ，目标将芯片设计的周转时间 (TAT) 减半。","IT之家了解到，Rapidus 为其 AI 辅助设计解决方案产品线 Raads 新增与 Cadence 的 InnoStack AI Super Agent 集成 Raads Navigator 和 Raads Indicator 两项工具，从而能够在关键的 SoC 工作流程中实现智能体设计编排， 自动协调从早期架构探索到实现和最终验收的各项任务 。","此次集成通过在设计生命周期中应用数据驱动的优化，旨在帮助团队管理先进节点的复杂性，提高设计的可预测性，并提升工程效率，同时助力 Rapidus 实现缩短设计周转时间的目标。"],"articleImages":[{"sourceUrl":"https://img.ithome.com/newsuploadfiles/2026/7/82cd34cb-121a-4f51-ba28-5472d95d393a.jpg?x-bce-process=image/format,f_auto","alt":"","afterParagraph":0,"url":"/media/articles/cmrsv0y8e00gtbi24h6ak31tg/8339444e81332fbe.jpg"}],"mediaStatus":"ok","articleBodyZh":[],"translationStatus":"","bodyOrigin":"source-page","editorial":{"summary":"Aioga 编辑摘要：日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。 Aioga 将其归入「行业动态」方向，重点关注它对真实使用和行业竞争的影响。","background":"背景分析：公司与行业类动态需要放在竞争格局、商业化路径、资本信号和监管环境中观察，单条公告不能代表最终结果。","viewpoint":"Aioga 判断：这条动态更适合作为行业观察信号，当前信息足以建立线索，但不足以推导长期结论。","implications":"影响分析：对相关团队而言，短期应先核对来源、可用范围和实际成本，再判断是否值得接入或跟进。","nextStep":"后续观察：继续观察官方文件、合作落地、收入或用户信号、竞品动作和监管后续。","evidenceRefs":["title","summary","articleBody"],"confidence":"medium","status":"published","aiGenerated":false,"autoApproved":true,"generatedBy":"rule-safe-fallback","generatedAt":"2026-07-23T08:10:16.762Z","sourceHash":"4263b332cc3c4a63","validation":{"passed":true,"mode":"rule-safe-fallback","checks":["schema","length","source-attribution","no-html"]}},"tags":["行业动态","IT之家（RSS）"],"translations":{"zh-CN":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga AI资讯","description":"日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","url":"https://www.aioga.com/news/cmrsv0y8e00gtbi24h6ak31tg/"},"en":{"title":"目标周转时间减半：Rapidus 与 Cadence 共推芯片设计 AI 辅助","summary":"Aioga tracks this update from IT之家（RSS） under Industry. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"Industry","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"目标周转时间减半：Rapidus 与 Cadence 共推芯片设计 AI 辅助 - Aioga AI News","description":"Aioga tracks this update from IT之家（RSS） under Industry. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Su...","url":"https://www.aioga.com/en/news/cmrsv0y8e00gtbi24h6ak31tg/"},"ja":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aiogaは「業界動向」の動きとして、IT之家（RSS） からの更新を追跡しています。日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"業界動向","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga AIニュース","description":"Aiogaは「業界動向」の動きとして、IT之家（RSS） からの更新を追跡しています。日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的...","url":"https://www.aioga.com/ja/news/cmrsv0y8e00gtbi24h6ak31tg/"},"ko":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga는 IT之家（RSS）의 업데이트를 업계 동향 흐름으로 추적합니다. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"업계 동향","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga AI 뉴스","description":"Aioga는 IT之家（RSS）의 업데이트를 업계 동향 흐름으로 추적합니다. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两...","url":"https://www.aioga.com/ko/news/cmrsv0y8e00gtbi24h6ak31tg/"},"es":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga sigue esta actualización de IT之家（RSS） dentro de Industria. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"Industria","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga Noticias de IA","description":"Aioga sigue esta actualización de IT之家（RSS） dentro de Industria. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoSt...","url":"https://www.aioga.com/es/news/cmrsv0y8e00gtbi24h6ak31tg/"},"fr":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga suit cette mise à jour de IT之家（RSS） dans la catégorie Industrie. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"Industrie","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga Actualités IA","description":"Aioga suit cette mise à jour de IT之家（RSS） dans la catégorie Industrie. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence...","url":"https://www.aioga.com/fr/news/cmrsv0y8e00gtbi24h6ak31tg/"},"de":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga KI-News","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/de/news/cmrsv0y8e00gtbi24h6ak31tg/"},"pt-BR":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga Notícias de IA","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/pt-BR/news/cmrsv0y8e00gtbi24h6ak31tg/"},"ru":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga Новости ИИ","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/ru/news/cmrsv0y8e00gtbi24h6ak31tg/"},"ar":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga أخبار الذكاء الاصطناعي","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/ar/news/cmrsv0y8e00gtbi24h6ak31tg/"},"hi":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga AI समाचार","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/hi/news/cmrsv0y8e00gtbi24h6ak31tg/"},"it":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga Notizie IA","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/it/news/cmrsv0y8e00gtbi24h6ak31tg/"},"nl":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga AI-nieuws","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/nl/news/cmrsv0y8e00gtbi24h6ak31tg/"},"tr":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga AI Haberleri","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/tr/news/cmrsv0y8e00gtbi24h6ak31tg/"},"vi":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Tin tức AI Aioga","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/vi/news/cmrsv0y8e00gtbi24h6ak31tg/"},"id":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Berita AI Aioga","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/id/news/cmrsv0y8e00gtbi24h6ak31tg/"},"th":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - ข่าว AI Aioga","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/th/news/cmrsv0y8e00gtbi24h6ak31tg/"},"pl":{"title":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半","summary":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super Agent 集成的两项工具，可在 SoC 工作流程中实现智能体设计编排。","category":"行业动态","source":"IT之家","aggregationSource":"IT之家（RSS）","pageTitle":"Rapidus 与 Cadence 合作，目标将芯片设计周转时间减半 - Aioga Wiadomości AI","description":"Aioga tracks this update from IT之家（RSS） under 行业动态. 日本半导体制造商 Rapidus 与 EDA 巨头 Cadence 合作，在芯片设计 AI 辅助领域引入 AI 智能体，目标将设计周转时间（TAT）减半。Rapidus 为其 Raads 产品线新增与 Cadence InnoStack AI Super...","url":"https://www.aioga.com/pl/news/cmrsv0y8e00gtbi24h6ak31tg/"}}}}