Auf der FMS 2026 stellte Neo Semiconductor sein Dual-Transistor-(2T) SRAM-Design X-SRAM vor, das behauptet, die fünffache On-Chip-Cache-Kapazität bestehend...
产品更新IT之家(RSS)
KI-Informationsbrief des Tages
Auf der FMS 2026 stellte Neo Semiconductor sein Dual-Transistor-(2T) SRAM-Design X-SRAM vor, das
behauptet, die fünffache On-Chip-Cache-Kapazität bestehender Lösungen zu erreichen und die On-Chip-SRAM-Kapazität auf GB-Ebene zu erhöhen. Das Design umfasst vier Zellstrukturen, wobei die Typ-B-Lösung direkt mit dem bestehenden GAA-Nanosheet-Logikprozess kompatibel ist. Das Unternehmen plant außerdem eine gestapelte 3D-X-SRAM, die voraussichtlich die 20~40-fache der SRAM-Kapazität bestehender Designs erreichen soll.
Auf der FMS 2026 stellte Neo Semiconductor sein Dual-Transistor-(2T) SRAM-Design X-SRAM vor, das behauptet, die fünffache On-Chip-Cache-Kapazität bestehend...