Samsung prévoit d'introduire des puces de base de 2 nm dans la mémoire HBM5, avec une vitesse de fonctionnement supérieure de plus de 50 % à celle de HBM4E
Samsung Electronics a confirmé son intention d'utiliser des puces de base en 2 nm pour la génération HBM5, dont la vitesse de fonctionnement devrait être s...
行业动态IT之家(RSS)
Brief IA du jour
Samsung Electronics a confirmé son intention d'utiliser des puces de base en 2 nm pour la génération
HBM5, dont la vitesse de fonctionnement devrait être supérieure de plus de 50 % à celle de la HBM4E. Ce choix de piles mémoire avec un procédé en 2 nm vise à réaliser des améliorations significatives en termes de performance et d'efficacité énergétique, et les puces de base permettront de supporter une densité plus élevée de trous traversants en silicium (TSV). Auparavant, les HBM4 et HBM4E de Samsung étaient toutes équipées de puces de base en 4 nm, dont la HBM4E atteignait des vitesses élevées de plus de 14 Gbps grâce à des dispositifs haute densité.
Samsung Electronics a confirmé son intention d'utiliser des puces de base en 2 nm pour la génération HBM5, dont la vitesse de fonctionnement devrait être s...
IT之家(RSS)2026-07-27T01:12:43.000Z
Scan to open this article
Aioga agrège l’actualité mondiale de l’IA et conserve les sources pour vérification et citation.