Lors du FMS 2026, Neo Semiconductor a dévoilé son design de SRAM à double transistor (2T), X-SRAM, affirmant atteindre cinq fois la capacité de cache embar...
产品更新IT之家(RSS)
Brief IA du jour
Lors du FMS 2026, Neo Semiconductor a dévoilé son design de SRAM à double transistor (2T), X-SRAM,
affirmant atteindre cinq fois la capacité de cache embarquée par rapport aux solutions existantes et augmenter la capacité de SRAM intégrée au niveau GB. La conception comprend quatre structures cellulaires, la solution de type B étant directement compatible avec le procédé logique GAA Nanosheet existant. L’entreprise envisage également un X-SRAM 3D empilé, qui devrait atteindre 20 ~40 fois la capacité de SRAM des conceptions existantes.
Lors du FMS 2026, Neo Semiconductor a dévoilé son design de SRAM à double transistor (2T), X-SRAM, affirmant atteindre cinq fois la capacité de cache embar...
IT之家(RSS)2026-08-05T01:06:27.000Z
Scan to open this article
Aioga agrège l’actualité mondiale de l’IA et conserve les sources pour vérification et citation.