超400层：三星展示业界首款V10 BV-NAND，存储密度提升约58%

超400层：三星展示业界首款V10 BV-NAND，存储密度提升约58% 这条更新来自 ithome.com，发布时间为 2026-08-04，Aioga 保留原文入口以便核验。

摘要：三星在2026年未来存储与内存大会上首发V10 BV-NAND，采用Bonding V-NAND架构，层数超400层，内存密度较V9提升约58%。同时推出行业首发的zHBM与zNAND-O概念产品，其中zHBM性能约为HBM5的8倍，内存密度超HBM5 10倍以上。三星还展示了涵盖HBM4E、HBM5、LPDDR5X-PIM与PM1763的AI内存与存储产品组合。

背景：三星此次概述了面向人工智能基础设施的3D内存路线图，范围涵盖DRAM、NAND闪存、企业级存储、先进封装与半导体制造，并展示HBM4E、HBM5、LPDDR5X-PIM及PM1763等产品组合。

Aioga 观察：Aioga判断，V10 BV-NAND体现三星继续通过层数增加与键合架构推进存储密度；zHBM将内存垂直堆叠于AI加速器上方，则显示其探索缩短数据传输距离、改善带宽和能效的方向。

影响与后续：若公开指标能够在后续产品中实现，V10 BV-NAND可能提高单位空间的存储容量；zHBM与zNAND-O则可能分别影响高带宽内存集成方式及边缘AI存储设计，但材料仅将二者称为概念产品。 值得关注三星后续是否披露V10 BV-NAND的量产时间、具体容量与终端应用，以及zHBM、zNAND-O的验证进度、客户采用情况和实测数据。目前材料未提供这些信息，不宜据此判断商业化节奏。

IT之家：https://www.ithome.com/ 8 月 5 日消息，三星公司今天（8 月 5 日）发布博文，宣布其在 2026 年未来存储与内存大会（FMS）上，概述了面向人工智能基础设施的 3D 内存路线图， 重点介绍了 DRAM、NAND 闪存、企业级存储、先进封装和半导体制造方面的最新进展。

在“引领人工智能革命浪潮：内存与存储架构的 3D 创新”主题演讲中，三星执行副总裁兼闪存产品与技术负责人李镇烨（Jin-Yub Lee）和副总裁兼 DRAM 设计团队项目负责人金京伦（Kyungryun Kim）阐述了公司未来内存架构的发展路线图。

在概念产品方面，三星推出 zHBM 与 zNAND-O 概念产品，均为行业首发。

为满足先进 AI 计算需求，zHBM 打破传统设计，将 HBM（高带宽内存）直接垂直堆叠于 AI 加速器上方。此举缩短了数据传输距离，提升了带宽与能效，满足大规模 AI 训练与推理对超高速数据处理的需求。

IT之家援引博文介绍，结合下一代接口系统，zHBM 性能约为 HBM5 的 8 倍。借助下一代晶圆键合技术，zHBM 的内存密度超 HBM5 10 倍以上，能效提升 3 倍，热阻降低一半以上。

此外，zHBM 支持客户定制化设计，允许在内存与 AI 加速器之间的中间层集成定制化 IP，以扩展内存容量并提升加速器性能。

zNAND-O 是基于 V-NAND 技术构建的下一代高性能 NAND 解决方案，目前正开发 4 层与 8 层版本。该方案结合高空间效率、提升的 I/O 性能与低延迟特性，专为支持实时、数据密集型 AI 应用的边缘 AI 环境优化。

三星首发 V10 BV-NAND，采用全新的 Bonding V-NAND 架构。距 2013 年在 Flash Memory Summit 推出行业首款 V-NAND 技术已过 13 年，此举标志着其 NAND 创新的又一里程碑。

V10 BV-NAND 拥有超 400 层，通过晶圆键合技术堆叠内存单元， 内存密度较上一代（V9）提升约 58%。

除层数增加外，其读取、写入与 I/O 性能均优于上一代，为未来 AI 系统与应用提供高性能、大容量 NAND 支持。

三星展示了涵盖 HBM4E、HBM5、LPDDR5X-PIM 与 PM1763 的 AI 内存与存储产品组合。今年 2 月，三星采用 1c DRAM 与 4 纳米基础裸片技术，率先实现 HBM4 量产。5 月，三星率先向全球客户交付 HBM4E 样品。

LPDDR5X-PIM 是行业首款采用存内处理技术的 LPDDR 内存，旨在通过在内存内部执行数据处理，提升数据移动与功耗效率。企业存储方面，展出了 PM1763 与 BM1773，以满足 AI 数据中心不断增长的存储需求。