Neo Semiconductor 公布 2T SRAM 设计 X-SRAM，宣称可实现 5 倍片上缓存容量

Neo Semiconductor 公布 2T SRAM 设计 X-SRAM，宣称可实现 5 倍片上缓存容量 这条更新来自 ithome.com，发布时间为 2026-08-05，Aioga 保留原文入口以便核验。

摘要：Neo Semiconductor 在 FMS 2026 上公布双晶体管 （2T） SRAM 设计 X-SRAM，宣称可实现现有方案 5 倍的片上缓存容量，并将片上 SRAM 容量提升到 GB 级别。该设计包含 4 种单元结构，其中 Type B 方案与现有 GAA Nanosheet 逻辑制程直接兼容。公司还展望堆叠式 3D X-SRAM，有望实现 20~40 倍于现有设计的 SRAM 容量。

背景：背景分析：产品与工具类动态的价值取决于它是否解决明确场景、能否进入工作流，以及交付、价格和数据安全是否可接受。

Aioga 观察：Aioga 判断：这条动态更适合作为行业观察信号，当前信息足以建立线索，但不足以推导长期结论。

影响与后续：影响分析：对相关团队而言，短期应先核对来源、可用范围和实际成本，再判断是否值得接入或跟进。 后续观察：继续观察产品是否开放使用、用户反馈、定价、集成能力和后续版本更新。

IT之家：https://www.ithome.com/ 8 月 5 日消息，3D 存储半导体 IP 企业 Neo Semiconductor 在 FMS 2026 上公布了其双晶体管 (2T) SRAM 设计 X-SRAM， 宣称可实现现有方案 5 倍的片上缓存容量 。

IT之家了解到，目前的商业化主流 SRAM 由 6 个晶体管构成，这限制了片上缓存的扩展，而 大 容量高速 SRAM 缓存非常适合推理解码等人工智能工作负载 。Neo Semiconductor 称其 可将片上 SRAM 容量提升到 GB 级别 。

Neo Semiconductor 展示了 4 种不同的 X-SRAM 单元结构： Type B 方案与现有 GAA Nanosheet 尖端逻辑制程直接兼容 ；Type A / C / D 则各有侧重，需要工艺配合调整。

该企业还 展望了堆叠式的 3D X-SRAM ，有望实现 20~40 倍于现有设计的 SRAM 容量。